<html><head></head><body><div class="yahoo-style-wrap" style="font-family:verdana, helvetica, sans-serif;font-size:13px;"><div dir="ltr" data-setdir="false">I'm currently working on a bucket brigade delay module using the MN3205 chip. The circuit is based on the Jan Hall article in Electronotes 87 (except using MN3205).  I'm interested in trying to add a second MN3205 chip in series in order to double the clock frequency thus reducing clock noise issues. Has anyone had experience doing this?</div><div dir="ltr" data-setdir="false"><br></div><div dir="ltr" data-setdir="false">Here are a few questions I have:</div><div dir="ltr" data-setdir="false"><br></div><div dir="ltr" data-setdir="false">1) Do I need to put any sort of buffering between Chip#1 & Chip#2?</div><div dir="ltr" data-setdir="false"><br></div><div dir="ltr" data-setdir="false">2) Do I need a biasing trim pot before each chip? Or just Chip#1?</div><div dir="ltr" data-setdir="false"><br></div><div dir="ltr" data-setdir="false">3) Do I need to connect both outputs of Chip#1 through a clock null trim into Chip#2?</div><div dir="ltr" data-setdir="false"><br></div><div dir="ltr" data-setdir="false">2) I'm using a PIC chip to generate the clocks. Would I need to put any sort of buffering to isolate the clock inputs of the two chips?</div></div></body></html>